准同步十进制计数器电路图

电路为采用异步十进制计数器FJJ141或7490A构成的加法电路。各级均由译码电路传递数据。为此采用输出端A、D，因为只有在9个脉冲来了之后它们才处于高电平状态。每当个脉冲到达时就将经过两个相互连接的门电路（门1和2或门1与一相应“与非”门电路）传递给下一级预置端进位信号，以实现十进制计数。