基于FPGA的发电机组频率测量计的实现

利用Verilog HDL 硬件描述语言自顶向下的设计方法和QuartusⅡ 软件，在复杂的可编程逻辑器件(FPGA, Field Programmable Gate Array)中实现了发电机组频率测量计的设计。
          该设计采用了光电隔离技术，提高了系统可靠性和稳定性。通过仿真，表明这种方法与传统方法设计的数字电子系统相比，便于频率测量范围的扩展，同时其可移植性强、可更改性好。

       1 引言
         在现代社会中，电资源成为人们生活当中不可缺少的一部分，而发电机和电动机在电力系统中扮演着非常重要的角色。在很多场合，需要对电机组和电网的频率进行测量。目前，频率测量的电路系统很多，这里介绍一种数字电路测频：基于FPGA的发电机组的频率测量计。
         随着电子技术的不断发展和进步，以EDA为代表的数字电路设计发生很大变化。在设计方法上，已经从“电路设计