全新论坛MCU智学网上线,欢迎访问新论坛!稀缺资源、技术干货、参考设计、原厂资料尽在MCU智学网
更新自动建库工具PCB Footprint Expert 2024.04 Pro / Library Expert 破解版

低抖动单芯片同步器简化SONET/SDH网络设备时钟设计

[复制链接]
838 0

本文包含原理图、PCB、源代码、封装库、中英文PDF等资源

您需要 登录 才可以下载或查看,没有帐号?注册会员

x
 生产商:卓联半导体 Zarlink Semiconductor
  
   产品说明:
  
  具有丰富特性的ZL3011**ZL30119 PLL(锁相环)是抖动最低和尺寸最小的、用于在OC-48/STM-36速率管理SONET/SDH Stratum 3同步的器件。
  
  具有高度可编程性的ZL3011**ZL30119芯片产生三个独立的时钟系列,无需使用外部分频器或时钟倍频PLL。这些器件可满足任何商用SONET/SDH PHY(物理接口)的参考频率要求,提供业界最宽范围的低抖动时钟可选输出频率——19.44MHz、38.88MHz、51.84 Hz、77.76MHz、311.04MHz 和622.08MHz。
  ZL30116实现了市场上最全面的主/从时钟冗余功能。该芯片是内置零延迟PLL功能的同步器,通过补偿外部时钟传播延迟,以满足AdvancedTCA时钟总线严格的相位对准要求。
  SONET/SDH设备使用基于数字PLL的同步器在多业务交换环境中管理大量时钟。然而,大多数数字PLL对于速率高于OC-3的接口会产生较大抖动,因而必须使用单独的模拟PLL 来“消除”噪声。多芯片或多模块组合方案可能会需要1平方英寸的布局空间。卓联是第一个提供抖动低于1ps的单芯片同步器的厂商。ZL30116 Stratum 3系统同步器和ZL30119线卡同步器引脚兼容,尺寸只有9mm×9mm。
  ZL3011**ZL30119器件可提供卓越的网络同步特性,包括时钟保持和参考时钟无缝切换。这些芯片可以通过监测输入参考时钟并在检测到参考时钟较差或失败时提供参考时钟无缝切换,保证在网络中断或升级期间的连续操作。这些PLL可在存在网络或内部系统间抖动和漂移状态的情况下维持稳定可靠的输出时钟。
  如果网络同步时钟源暂时丢失,这些器件将自动切换到保持模式,并过去参考信号中采集的数据继续产生输出时钟。

举报

回复
*滑块验证:
您需要登录后才可以回帖 登录 | 注册会员

本版积分规则

打开支付宝扫一扫,最高立得1212元红包
搜索

图文热点

更多

社区学堂

更多

客服中心

QQ:187196467 服务时间:周一至周日 8:30-20:30

关注我们

关于我们
关于我们
友情链接
联系我们
帮助中心
网友中心
购买须知
支付方式
服务支持
资源下载
售后服务
定制流程
关注我们
官方微博
官方空间
官方微信
快速回复 返回顶部 返回列表