PLL锁定检测电路

　　在一些PLL的应用，有时我们需要提供锁定指示，当PLL处于锁定状态。最简单的二进制的迹象，0或1对应锁定/解锁条件。这种情况应该很容易的，要提交一个LED灯。
  　　
  
  　　示意图显示了锁的CD4046B检测计划。PLL系统使用相位比较器II; VCO的带宽设置为9.5千赫和10.5千赫FMAX FMIN。两个离散的频率为20 kHz和10 kHz的信号输入之间切换 。因此，和PLL锁定解锁10 kHz和20 kHz的信号，分别 。当PLL处于锁定状态，我是相位比较器输出低，除了一些极短脉冲，结果从信号和比较器输入之间固有的相位差;相脉冲输出(终端1)高，除相同的相位差产生一些很小的脉冲 。