全新论坛MCU智学网上线,欢迎访问新论坛!稀缺资源、技术干货、参考设计、原厂资料尽在MCU智学网
更新自动建库工具PCB Footprint Expert 2023.13 Pro / Library Expert 破解版

求教:在约束高速DDR数据线长度的时候能不能将约束的长度对应整

[复制链接]
2085 0

本文包含原理图、PCB、源代码、封装库、中英文PDF等资源

您需要 登录 才可以下载或查看,没有帐号?注册会员

x
求教:
在约束高速DDR数据线长度的时候能不能将约束的长度对应整个net,而不是对应一个net中的线段?
我现在在绘制高速线的时候就碰到这样的情况,DDR数据线既要等长约束又要长度约束,但是约束好的值总是对应在一个net的每个线段里而不是整个网络。比如说我约束DDR数据线D1,我要求这根线总长度为60MM左右、实际布线中因为拓扑结构整个net是由几个线段整合而成的;这样的情况下问题就产生了,我原意是要这个net的总长度为60MM,而现在反映出来的是在这个net中的每个线段都被约束为60MM,这样实际上就是去约束的意义了。在下在这里请教一下这里的各位网友,这个问题可以解决吗?(非常希望得到大家的帮助)

举报

回复
*滑块验证:
您需要登录后才可以回帖 登录 | 注册会员

本版积分规则

打开支付宝扫一扫,最高立得1212元红包
搜索

图文热点

更多

社区学堂

更多

客服中心

QQ:187196467 服务时间:周一至周日 8:30-20:30

关注我们

关于我们
关于我们
友情链接
联系我们
帮助中心
网友中心
购买须知
支付方式
服务支持
资源下载
售后服务
定制流程
关注我们
官方微博
官方空间
官方微信
快速回复 返回顶部 返回列表